TSMC ชี้ประสิทธิภาพพลังงานกลายเป็นข้อจำกัดหลักในการออกแบบชิป หลังความต้องการพลังงาน AI พุ่งสูง

นายเควิน จาง รองประธานอาวุโสฝ่ายพัฒนาธุรกิจของ TSMC กล่าวในที่ประชุมที่อัมสเตอร์ดัมเมื่อวันที่ 28 พฤษภาคมว่า ประสิทธิภาพการใช้พลังงานได้ก้าวขึ้นมาเป็นอุปสรรคสำคัญในการออกแบบเซมิคอนดักเตอร์ แซงหน้าพลังการประมวลผลแบบดิบ สืบเนื่องจากความต้องการไฟฟ้ามหาศาลของปัญญาประดิษฐ์ โดยลูกค้าตั้งแต่ผู้ผลิตสมาร์ทโฟนจนถึงผู้ให้บริการศูนย์ข้อมูล AI ต่างต้องการประสิทธิภาพที่สูงขึ้นโดยไม่เพิ่มการใช้พลังงาน “สิ่งที่ลูกค้าต้องการปรับปรุงมากที่สุดคือประสิทธิภาพด้านพลังงาน” เขากล่าว

เขายังเตือนว่าการเพิ่มจำนวนทรานซิสเตอร์เพียงอย่างเดียวไม่เพียงพออีกต่อไป แม้ความหนาแน่นของทรานซิสเตอร์จะยังสำคัญ แต่เทคโนโลยีบรรจุภัณฑ์ขั้นสูง การซ้อนชิป และซิลิคอนโฟโตนิกส์กำลังได้รับความเร่งด่วน โดย TSMC คาดการณ์ว่าจากกระบวนการ N2 ในปัจจุบัน ไปจนถึงโหนด A14 ที่วางแผนไว้ภายในปี 2028 จะสามารถลดการใช้พลังงานลงได้สูงสุด 30% และเพิ่มประสิทธิภาพได้มากกว่า 20%

นายจางยังปฏิเสธ 'กฎการสเกลเทา' ที่หัวเว่ยเสนอใหม่ว่าเป็นแนวคิดแบบค่อยเป็นค่อยไป ไม่ใช่การปฏิวัติ โดยระบุว่าการรวมสามมิติได้ถูกสำรวจมาหลายปีแล้ว TSMC ผลิตชิป AI ให้กับ Nvidia และ AMD รวมถึงโปรเซสเซอร์แบบกำหนดเองสำหรับ Google, Amazon, Meta และ Microsoft