Intel dẫn đầu với đế thủy tinh khi CoWoS của TSMC đối mặt giới hạn đóng gói chip AI

Intel (INTC-US) đang dẫn đầu trong việc ứng dụng đế thủy tinh (glass substrates), trong bối cảnh công nghệ đóng gói tiên tiến CoWoS của TSMC (2330-TW) – nền tảng cho chip AI – đang đối mặt với những hạn chế đáng kể từ chất nền silicon. Intel đã đi trước một bước, bắt đầu xuất xưởng CPU thương mại sử dụng đế lõi thủy tinh vào tháng 1 năm 2026. Trong khi đó, TSMC đang nhanh chóng phát triển giải pháp CoPoS dựa trên thủy tinh, đặt mục tiêu sản xuất hàng loạt vào năm 2028-2029.

Các chất nền silicon trong CoWoS đối mặt với chi phí tăng cao (hơn 100 USD cho mỗi chất nền 12 inch), giới hạn kích thước (tối đa 4719 mm² cho CoWoS-L) và hiện tượng cong vênh nghiêm trọng do không khớp nhiệt, cản trở thiết kế chip AI thế hệ tiếp theo. Đế thủy tinh mang lại các giải pháp thay thế vượt trội, cho phép điều chỉnh độ giãn nở nhiệt (giảm cong vênh hơn 80%), xử lý cấp độ bảng điều khiển cho kích thước lớn hơn (Intel đã trình diễn 6006 mm²), độ rộng đường mạch mịn hơn (2-5 micron) và cải thiện tính toàn vẹn tín hiệu. Các nhà phân tích dự đoán năm 2026 là thời điểm xác nhận thương mại cho đế thủy tinh, với sự thâm nhập thị trường đáng kể vào năm 2028. Samsung cũng đang phát triển giải pháp thủy tinh cho HBM4, đặt mục tiêu sản xuất hàng loạt sau năm 2027. Sự chuyển đổi này dự kiến sẽ định hình lại chuỗi cung ứng đóng gói tiên tiến, bất chấp những thách thức hiện tại về tỷ lệ năng suất của công nghệ Through Glass Via (TGV).