CTO Intel: Tăng gấp 10 lần công suất wafer tiên tiến là không thực tế, chỉ ra giới hạn chuỗi cung ứng

Giám đốc công nghệ Intel Pushkar Ranade cho biết việc mở rộng sản lượng wafer tiên tiến gấp 10 lần là không thực tế với cơ sở thiết bị sản xuất bán dẫn hiện có, và cho rằng tăng gấp đôi khả thi hơn. Ông đưa ra nhận định trong chuyến tham quan nhà máy và phỏng vấn lãnh đạo công bố ngày 22 tháng 10 trên Dwarkesh Podcast.

Ranade nói điểm nghẽn không chỉ ở thiết kế chip và thu nhỏ quy trình mà còn ở nguồn cung thiết bị quang khắc cực tím, ăn mòn và lắng đọng màng mỏng thượng nguồn, vốn phải tăng song song với mọi đợt mở rộng công suất. Lãnh đạo Intel cũng trình bày chi tiết quy trình 14A đang phát triển hơn 3 năm với khoảng 2.000 bước sản xuất, cùng công việc High-NA EUV, cấp điện mặt sau, CFET và liên kết lai.

Về cạnh tranh với TSMC (2330-TW), Ranade cho rằng quy mô nhà máy, tỷ lệ yield, hệ sinh thái khách hàng và giao hàng đúng hạn quan trọng không kém mật độ transistor. Ông nói Intel có năng lực cạnh tranh về kỹ thuật nhưng phải thu hẹp khoảng cách quy mô sản xuất, đồng thời ngành phải thiết kế lại phòng sạch và nhà máy để kiềm chế chi phí gia tăng.