Chuyên gia Kuo: Đế thủy tinh của TSMC (2330-TW) "thiết yếu" cho chip AI thế hệ mới

Chuyên gia phân tích Ming-Chi Kuo nhận định, đế lõi thủy tinh CoWoS của TSMC (2330-TW) là "yếu tố bắt buộc" đối với chip AI thế hệ tiếp theo, đồng thời nhấn mạnh tầm quan trọng chiến lược của công nghệ này đang bị đánh giá thấp. TSMC đã giới thiệu đổi mới này vào ngày 11 tháng 6 năm 2026, phát triển cùng Ibiden và Innolux (3481-TW). Công nghệ này đóng vai trò then chốt cho điện toán AI tiên tiến, thu hút sự quan tâm từ NVIDIA (NVDA-US) cùng nhiều nhà sản xuất chip khác.

Đế thủy tinh cải thiện tính toàn vẹn nguồn điện bằng cách giảm điện trở và điện cảm của TGV (through-glass via), từ đó đảm bảo cung cấp điện ổn định. Điều này cho phép tích hợp mật độ bóng bán dẫn cao hơn và tăng tần số xung nhịp, thúc đẩy hiệu suất xử lý AI. Ông Kuo cũng làm rõ rằng "oS" (đế lõi thủy tinh) rất cần thiết cho quy trình sản xuất và độ bền của chip, giúp giải quyết hiệu quả các vấn đề về cong vênh và độ tin cậy.

Dù chi phí cao hơn, đế thủy tinh chỉ chiếm tỷ lệ phần trăm thấp (một chữ số) trong danh mục vật liệu (BOM) của chip AI. Khả năng ngăn ngừa tổn thất năng suất đắt đỏ (gấp 5-10 lần chi phí đế) khiến công nghệ này trở nên khả thi về mặt kinh tế. TSMC đặt mục tiêu sản xuất hàng loạt vào quý 4 năm 2028 đến quý 1 năm 2029, phù hợp với lộ trình chip AI của NVIDIA. Quyền sở hữu trí tuệ (IP) TGV do TSMC và Innolux đồng sở hữu.